Главная страница | Контакты | Случайная страница Автомобили Астрономия Биология География Дом и сад Другие языки Другое Информатика История Культура Литература Логика Математика Медицина Металлургия Механика Образование Охрана труда Педагогика Политика Право Психология Религия Риторика Социология Спорт Строительство Технология Туризм Физика Философия Финансы Химия Черчение Экология Экономика Электроника

NEG rm изменение знака rm ß rm с изменённым знаком

MOV a,b пересылка a ß b, b не меняется

ADD a,b добавление a ß a+b, b не меняется

SUB a,b вычитание а ß а-b, b не меняется

AND a,b логическая И a ß a*b, поразрядно

OR a,b логическая ИЛИ a ß a+b, поразрядно

CMP a,b сравнение устанавливает флажки (как при

Вычитании), но a и b не меняются

INC rm инкремент rm ß rm +1

DEC rm декремент rm ß rm – 1

NOT rm НЕ инверсия чтения, поразрядно

NEG rm изменение знака rm ß rm с изменённым знаком

Стековые операции

PUSH rm пересылка в стек заносит rm в стек (2 байта)

POP rm извлечение из стека извлекает из стека в rm (2 байта).

и заносит в регистр или память

Команды управления

JMP label передача управления управление передаётся

команде,

помеченной меткой label

JCC label условная передача управление передаётся

команде,

помеченной меткой label, если

или когда сс – истинно

CALL label вызов заносит в стек адрес

следующей

команды, передаёт управление

команде, помеченной меткой

label

RET возврат управления извлекает из стека адрес и передаёт

управление по этому адресу

IRET возврат управления извлекает адрес, восстанавлива-

из прерывания ет флажки и передаёт управле-

ние по этому адресу

STI инициализация разрешает прерывание

прерывания

CLI сброс прерывания запрещает прерывание

Управление вводом-выводом

IN A,port ввод в аккумулятор записывает

содержимое порта, А ß port

OUT port,A вывод portßA

Первые шесть арифметических команд работают с парами чисел (двуоперандные команды), которые обозначены а и b.

Последние 4 арифметические операции имеют только 1 операнд, который может быть содержимым либо регистра r, либо ячейки памяти m.

а и b могут означать следующее:

1) содержимое ячейки памяти m

MOV AX,A845H (AX – r, A845H – m)

2) содержимое регистра центрального процессора r

MOV AX,CX (AX,CX – r)

3) непосредственный аргумент

MOV AX,#A8FFH

4) регистр, в котором записан адрес ячейки памяти, содержимое которой перемещается (косвенная)

MOV AX,@BX

Команды управления стеком

Стек – это последовательный набор данных, организованный по принципу «последним пришёл - первым вышел». Стек нужен для того, чтобы работали подпрограммы.

Стек расположен в обычном ОЗУ, а указатель стека в регистре SP центрального процессора, обеспечивает возможность доступа к той ячейке памяти, которая является вершиной в данный момент времени.

Как изменяется содержимое ячеек стека и регистров процессора при записи в стек из регистра AX по команде PUSH AX и при чтении из стека в регистр BX по команде POP BX, показано на рисунке 2.2.

	дно стека
Вершина	3A	7FFF		3A			3A
Стека	F2	7FFE	PUSH AX	F2		SP	F2
	XX	7FFD		4B			4B
старый	XX	7FFC	SP	2C		POP BX	2C	до выполнения
Мусор	XX	7FFB		XX			XX	команды
	XX	7FFA	мусор	XX		мусор	XX
	ОЗУ
		адреса памяти
	Процессор
SP	7F	FE	SP	7F	FC	SP	7F	FE
AX	4B	2C	BX		AB	BX	4B	2C

Рис. 2.2. Состояние стека и регистров при выполнении стековых команд.

Для микропроцессоров фирмы INTEL стек состоит из 16-ти разрядных слов и, по мере занесения в него данных, растёт вниз в ОЗУ. Содержимое регистра SP автоматически декрементируются (уменьшаются) на 2 перед каждой операцией PUSH и инкрементируются (увеличиваются) на 2 после каждой операции POP.

Дно стека – это адрес ячейки ОЗУ, с которой начинается стек после подачи питания.

2.3. Методы повышения быстродействия микропроцессоров

2.3.1. Конвейерный принцип выполнения команд

Микропроцессор может быть условно разделён на две части: устройство сопряжения с магистралью и устройство обработки (рис.2.3).

Рис. 2.3. Структура обычного микропроцессора и с конвейерным принципом выполнения команд.

Отличие микропроцессора с конвейерным принципом выполнения команд заключается в следующем:

а) введение в устройство сопряжения регистров очереди команд (РОК)

б) разделение устройства управления на две части: устройство управления шин и устройство микропрограммного управления.

На рисунке 2.3. приняты следующие сокращения:

УМУ – устройство микропрограммного управления

УШ – устройство управления шин

РОК – регистр очереди команд (6 штук)

УО – устройство обработки

УС – устройство сопряжения

Устройство сопряжения (УС) выполняет цикл выборки слова из памяти всякий раз, когда в очереди освобождается, по крайней мере, два байта.

Устройство обработки (УО) извлекает из РОК коды команд по мере необходимости.

Очередь организована по принципу «первым пришёл, первым вышел». Шести регистров очереди считается достаточно, чтобы при шестнадцати разрядной шине данных свети затраты выборки команд из памяти до минимума. В микропроцессорах с 32-х разрядной шиной данных очередь команд содержит шестнадцать однобитных регистров.

В РОК находятся команды, которые хранились в ячейках памяти, непосредственно следующих за текущей командой. При передаче управления в другую ячейку памяти ход выполнения программы нарушается.

Устройство сопряжения очищает регистры очереди, выбирает команду по адресу перехода, передаёт его в устройство обработки, минуя очередь, и начинает новое заполнение регистров.

2.3.2. Микропроцессоры с архитектурой RISC

Такие микропроцессоры используют сравнительно небольшой набор наиболее употребительных команд. RISC – это аббревиатура английского выражения Reduced Instruction Set Computers (сокращенный набор команд). RISC-процессор обладает меньшим числом команд фиксированной длины. Упрощенная структура позволяет RISC-процессору развивать более высокую скорость. Все команды работают с операндами, размещёнными в регистрах процессора, и имеют одинаковый формат. Обращение к памяти выполняется специальными командами загрузки регистров и записи в память. Простота структуры и небольшой набор команд позволяют эффективно использовать конвейер Типичные представители RISC-процессоров — Alpha от DEC, SPARC от SUN, PowerPC от IBM.

Противоположностью аббревиатуре RISC является аббревиатура CISC (Complex Instruction Set Computing “вычисления со сложным набором команд”). Все члены семейства х86 — типичные представители CISC-процессоров со сложными, но удобными наборами команд.

RISC процессоры в 2-4 раза быстрее полнокомандных (CISC) процессоров при той же тактовой частоте, хотя программа длиннее на 30%.

VLIW (англ. very long instruction word — «очень длинная машинная команда») — архитектура процессоров с несколькими вычислительными устройствами. Характеризуется тем, что одна инструкция процессора содержит несколько операций, которые должны выполняться параллельно. Фактически это «видимое программисту» микропрограммное управление, когда машинный код представляет собой лишь немного свёрнутый микрокод для непосредственного управления аппаратурой.

В суперскалярных процессорах также есть несколько вычислительных модулей, но задача распределения между ними работы решается аппаратно. Это сильно усложняет дизайн процессора, и может быть чревато ошибками. В процессорах VLIW задача распределения решается во время компиляции и в инструкциях явно указано, какое вычислительное устройство должно выполнять какую команду.

VLIW можно считать логическим продолжением идеологии RISC, расширяющей её на архитектуры с несколькими вычислительными модулями. Так же, как в RISC, в инструкции явно указывается, что именно должен делать каждый модуль процессора. Из-за этого длина инструкции может достигать 128 или даже 256 бит.

2.3.3. Внутренняя кэш-память

Кэш – память представляет собой быстродействующую буферную память ограниченного объёма, которая располагается между процессором, и относительно медленной основной памятью.

В процессе работы отдельные блоки информации копируются из основной памяти в кэш – память и, когда процессор обращается за командой или данными, то сначала проверяется их наличие в кэш – памяти.

Если необходимая информация находится в кэш – памяти, то она быстро извлекается (кэш попадания). Если информация отсутствует, то она извлекается из основной памяти и одновременно заносится в кэш – память (кэш промах).

В большинстве случаев программа обращается к ячейкам памяти, расположенных вблизи от ранее используемых, поэтому кэш-попадания происходят чаще кэш-промахов, так как в кэш – память переписывается не одна ячейка, а блок памяти длиной 16 байтов.

Запись данных из процессора во внешнее оперативное устройство может осуществляться двумя способами: методом сквозной записи (write-through) и методом обратной записи (write-back). Информация в оперативной памяти при сквозной записи обновляется, только когда заменяется блок информации в кэш-памяти. Это снижает загрузку шины передачи данных. Кэш-память со сквозным методом записи пересылает данные в ОЗУ каждый раз, когда процессору необходимо сохранить информацию.

Внутренняя кэш – память первого уровня имеет объём 8, 16, 32 64 Кбайта и выше.

Помимо внутренней кэш – памяти, в системах INTEL 486 и Pentium допускается использование внешней кэш – памяти, построенной на быстродействующих микросхемах памяти статического типа. Для её управления микропроцессор вырабатывает специальные сигналы. В микропроцессорах Pentium-2 и выше кэш-память второго уровня расположена внутри процессора. Ее объем от 128 килобайт до 2 мегабайт.

Кэш-память первого уровня обозначаю L1, второго – L2 (Level - уровень).

Третий уровень кэш-памяти применяется для буферизации данных при работе с жестким диском, с дисководом CD-ROM и другими устройствами с целью увеличения скорости обмена данными. Этот вид памяти формируется специальными системными программами, которые выделяют и используют часть ОЗУ как кэш-память. В данной памяти располагается используемая в данный момент часть содержимого дисков.

Способ повышения производительности за счет буферизации данных используют также некоторые контроллеры узлов и устройств ввода-вывода, прежде всего диски. Использование в составе встроенных контроллеров кэш-памяти позволяет значительно повысить скорость обмена данными.

2.3.4. Сопроцессоры

Специлизированные процессоры, рассчитанные на решение задач только в определённой области. Они работают с данными в формате, отличном от обычного формата. Это математический сопроцессор, векторный сопроцессор, физический сопроцессор.

Некоторые архитектуры используют VLIW.

Цифровой сигнальный процессор (англ. Digital signal processor, DSP; сигнальный микропроцессор, СМП; процессор цифровых сигналов, ПЦС) — специализированный микропроцессор, предназначенный для цифровой обработки сигналов (обычно в реальном масштабе времени).

Векторный процессор — это процессор, в котором операндами некоторых команд могут выступать упорядоченные массивы данных — векторы. Отличается от скалярных процессоров, которые могут работать только с одним операндом в единицу времени. Абсолютное большинство процессоров являются скалярными или близкими к ним. Векторные процессоры были распространены в сфере научных вычислений, где они являлись основой большинства суперкомпьютеров начиная с 1980-х до 1990-х. Но резкое увеличение производительности и активная разработка новых процессоров привели к вытеснению векторных процессоров из сферы повседневных процессоров.

В большинстве современных микропроцессоров имеются векторные расширения (см. SSE). Кроме того, современные видеокарты и физические ускорители можно рассматривать как векторные сопроцессоры.

Транспьютеры главным образом применяются в качестве сопроцессоров персональных ЭВМ. Начиная с микропроцессора Intel 80486, сопроцессор располагается на одном кристалле с процессором.

2.3.5. Наборы инструкций MMX и 3DNow!.

SIMD (англ. single instruction, multiple data — одиночный поток команд, множественный поток данных, ОКМД) — принцип компьютерных вычислений, позволяющий обеспечить параллелизм на уровне данных.

SIMD-компьютеры состоят из одного командного процессора (управляющего модуля), называемого контроллером, и нескольких модулей обработки данных, называемых процессорными элементами. Управляющий модуль принимает, анализирует и выполняет команды. Если в команде встречаются данные, контроллер рассылает на все процессорные элементы команду, и эта команда выполняется на нескольких или на всех процессорных элементах. Каждый процессорный элемент имеет свою собственную память для хранения данных. Одним из преимуществ данной архитектуры считается то, что в этом случае более эффективно реализована логика вычислений. До половины логических инструкций обычного процессора связано с управлением выполнением машинных команд, а остальная их часть относится к работе с внутренней памятью процессора и выполнению арифметических операций. В SIMD компьютере управление выполняется контроллером, а «арифметика» отдана процессорным элементам.

SIMD-процессоры называются также векторными.

Еще одним из методов повышения быстродействия микропроцессоров без увеличения тактовой частоты и разрядности шины является предложенная Intel технология MMX.

Технология MMX

Аббревиатура MMX происходит от выражения MultiMedia eXtension — расширение для мультимедиа, которое реализовано фирмой Intel в своей новой серии процессоров MMX с тактовой частотой 166 и более МГц. Исторически сложилось так, что почти любое новое решение в области персональных компьютеров широко рекламируется и преподносится как эпохальное, сулящее невиданный доселе расцвет компьютерным технологиям. Однако давно известно, что подобные громкие заявления во многих случаях оборачиваются весьма скромным реальным эффектом.

Процессор Pentium MMX отличается от «обычного» Pentium по шести основным пунктам: 1) добавлено 57 новых команд обработки данных; 2) увеличен в два раза объем внутреннего кэш (16 кб для команд и столько же — для данных); 3) увеличен объем буфера адресов перехода (Branch Target Buffer — BTB), используемого в системе предсказания переходов (Branch Prediction); 4) оптимизирована работа конвейера (Pipeline); 5) увеличено количество буферов записи (Write Buffers); 6) введено так называемое двойное электропитание процессора.

Набор из 57 новых команд и является основным отличием; остальные пять — не более, чем сопутствующие изменения. Хотя увеличенный объем кэш и внутренних буферов и оптимизированный конвейер несколько ускоряют работу любых приложений, однако основное увеличение производительности — до 60 % — возможно только при использовании программ, правильно применяющих технологию MMX в обработке данных.

Обработка данных в MMX

Как уже говорилось, в Pentium MMX добавлено 57 новых команд обработки данных и, соответственно — четыре новых типа данных. За одну операцию команда MMX обрабатывает 64-разрядное двоичное слово (так называемое квадраслово, или QWord). Новые типы данных образуются от упаковки в квадраслово обычных типов — байтов (по 8), слов (по 4) или двойных слов (по 2). Четвертый тип представляет собой само квадраслово.

Таким образом, одна элементарная MMX-операция имеет дело либо с одним квадрасловом, что похоже на обычную операцию большой разрядности, либо с двумя двойными словами, четырьмя словами или восемью байтами, причем выполнение происходит одновременно и каждый элемент данных обрабатывается независимо от других. Подобные групповые операции преобладают во время обработки изображения (группы точек) и звука (группы значений амплитуды).

Максимальная производительность требуется от процессора в основном в задачах, связанных с обработкой звуковой и видеоинформации, причем достаточно большая часть процесса обработки данных в таких программах сводится к выполнению специфических наборов операций с целыми числами. Эти наборы команд были выделены в отдельные самостоятельные инструкции, исполняемые процессором, — так появилась технология MMX (MultiMedia eXtentions). Набор MMX-команд состоит из 57 дополнительных инструкций процессора, предназначенных для быстрой обработки целочисленных операндов. Первоначально расширение MMX было реализовано в процессорах фирмы Intel, но к настоящему моменту все x86-процессоры, включая разработанные AMD, IDT и Cyrix, поддерживают его.

Практически все команды MMX относятся к типу SIMD (Single Instruction — Many Data, одна команда на обработку нескольких наборов данных), и могут быть выполнены только в специальном режиме работы процессора, в который он переключается из обычного режима работы. В MMX-режиме регистры математического сопроцессора используются для хранения данных MMX-команд. Такой подход гарантирует совместимость с операционными системами, которые не поддерживают MMX напрямую. Однако каждый переход из одного режима в другой "съедает" несколько десятков тактов процессора, который в это время занимается загрузкой/выгрузкой данных в/из регистров математического сопроцессора и другой подготовительной работой по переключению режима. Поэтому, если переключение режимов будет происходить часто, то эффективность работы процессора значительно снизится. Это происходит, например, в многозадачной ОС при нескольких запущенных приложениях, часть которых использует MMX-команды, а часть – обычные команды математического сопроцессора с операндами с плавающей точкой.

MMX-команды позволяют значительно ускорить обработку только целочисленных данных и никак не используются при вычислениях с плавающей точкой. Но именно последние активно используются в 3D-приложениях, при выполнении которых загрузка процессора максимальна.

Рассмотрим подробнее процесс формирования компьютером 3D-изображения.

В формировании 3D-изображения участвуют два важнейших компонента компьютера — центральный процессор и графический адаптер, каждый из которых отвечает за свою часть вычислений. Процесс формирования 3D-изображения состоит из четырех этапов. Первый этап – это физическое моделирование. Каждый объект описывается в виртуальном математическом пространстве. Важно заметить, что на этом этапе не учитывается взаимное перекрытие объектов, поскольку еще не определена точка взгляда (положение наблюдателя). Каждый объект существует как бы сам по себе — в своем пространстве и в своей системе координат — и описывается строгими математическими формулами. В виде объектов просчитывается всё — все поверхности (стены, потолки, небо, земля и т.д.) и все действующие лица (люди, машины и и т.д.). Этот этап требует от процессора особенно интенсивных вычислений с плавающей точкой, поэтому он обычно выполняется центральным процессором системы.

Второй этап – геометрическое моделирование. На этом этапе все объекты собираются в едином виртуальном пространстве – единой системе координат. При этом учитывается взаимодействие объектов, формируются геометрические поверхности, рассчитывается освещенность каждого объекта. Именно на этом этапе из проволочной модели объектов формируются объемные поверхности, состоящие из треугольников. Так, шар превращается в набор треугольников, которые в совокупности выглядят как шар. Одновременно с этим происходит "клиппинг" – усечение частей объектов, скрытых другими объектами. Этот этап обработки также требует интенсивных вычислений с плавающей запятой, поэтому он тоже обычно производится центральным процессором.

Третий этап – треугольное проецирование. На этом этапе происходит перевод объемного виртуального мира в мир взгляда из одной точки. При этом активно используются вычисления как с целыми числами, так и с плавающей запятой. Обычно этот этап вычислений производится центральным процессором, однако некоторые наиболее "продвинутые" 3D-ускорители уже берут эту часть вычислений на себя.

И последняя операция – рендеринг. Именно во время рендеринга попиксельно вычисляется освещенность и цвет каждой точки изображения. В этот же момент происходит "натягивание" реалистичных текстур на объекты, что и позволяет получать настоящее трехмерное изображение. Для этого этапа характерны большие объемы целочисленных вычислений. Первоначально предполагалось, что MMX-инструкции центрального процессора будут использоваться именно на этапе рендеринга, но в последнее время целочисленные вычисления на этом этапе выполняются графическим ускорителем.

Таким образом, при работе с 3D-графикой наиболее емкими по вычислительным затратам являются не реализованные в MMX операции по обработке целочисленных данных, а операции с плавающей запятой. Более того, возможности современных графических ускорителей выросли настолько, что они берут на себя большую часть обработки целочисленных данных во время работы с 3D-графикой, а их специализированные чипы стали справляться с этой задачей значительно лучше, чем центральный процессор. В конце концов, "узким горлышком" всей системы при работе с 3D-графикой стала низкая скорость вычислений с плавающей запятой, выполняемых центральным процессором.

Для решения этой проблемы был предложен способ, аналогичный использованному при разработке технологии MMX. Поскольку обычно расчеты сводятся к однотипной обработке больших объемов однотипных же данных, то один из способов значительной экономии процессорного времени – создание таких инструкций процессора, при исполнении которых производится сразу несколько операций по обработке однотипных данных. Для целочисленных данных с этой целью был разработан набор MMX-инструкций (практически все они относятся к типу SIMD). Теперь надо было решить эту же проблему для чисел с плавающей запятой. Именно такое решение и предложила фирма AMD, разработав новую технологию 3DNow!, которая построена на основе набора SIMD-команд для вычислений с плавающей запятой.

Технология 3DNow! имеет две особенности. Первая из них — уменьшение точности производимых вычислений. При расчете выводимых на экран пикселов нет никакой необходимости производить вычисления с высокой точностью. Так что принудительным образом ограничив точность 14 битами (по сравнению с 24-32 битами в традиционных вычислениях), можно получить значительное увеличение скорости расчетов (до трех тактов процессора по сравнению с 30 тактами для обычных команд, например, деления) при снижении точности, несущественном для данного типа вычислений. Вторая особенность — параллельное выполнение инструкций, то есть одновременно могут выполняться две инструкции из набора 3DNow!. В результате этих нововведений фирма AMD добилась весьма высоких результатов, нашедших свое отражение в первом чипе серии 3DNow! — процессоре AMD-K6-2.

SSE

SSE (англ. Streaming SIMD Extensions, потоковое SIMD-расширение процессора) — это SIMD (англ. Single Instruction, Multiple Data, Одна инструкция — множество данных) набор инструкций, разработанный Intel и впервые представленный в процессорах серии Pentium III как ответ на аналогичный набор инструкций 3DNow! от AMD, который был представлен годом раньше. Первоначально названием этих инструкций было KNI — Katmai New Instructions (Katmai — название первой версии ядра процессора Pentium III).

Технология SSE позволяла преодолеть 2 основные проблемы MMX — при использовании MMX невозможно было одновременно использовать инструкции сопроцессора, так как его регистры были общими с регистрами MMX, и возможность MMX работать только с целыми числами.

SSE включает в архитектуру процессора восемь 128-битных регистров и набор инструкций, работающих со скалярными и упакованными типами данных.

Преимущество в производительности достигается в том случае, когда необходимо произвести одну и ту же последовательность действий над разными данными. В таком случае блоком SSE осуществляется распараллеливание вычислительного процесса между данными.

SSE2

SSE3

SSE4

SSE5

AVX

Advanced Vector Extensions (AVX) — расширение системы команд x86 для микропроцессоров Intel и AMD, предложенное Intel в марте 2008.^[1]

AVX предоставляет различные улучшения, новые инструкции и новую схему кодирования машинных кодов.

Улучшения

§ Размер векторных регистров SIMD увеличивается с 128 (XMM) до 256 бит (регистры YMM0 — YMM15). Существующие 128-битные инструкции будут использовать младшую половину новых YMM регистров. В будущем возможно расширение до 512 или 1024 бит.

§ Неразрушающие операции. Набор инструкций AVX позволяет использовать любую двухоперандную инструкцию XMM в трёхоперандном виде без модификации двух регистров-источников, с отдельным регистром для результата. Например, вместо можно использовать , при этом регистр остаётся неизменённым. AVX не поддерживает неразрушающие формы операций над обычными регистрами общего назначения, такими как EAX, но такая поддержка, возможно, будет добавлена в последующих расширениях.

§ Требования выравнивания данных для операндов SIMD в памяти ослаблены.

2.4. Номенклатура и характеристики микропроцессоров

Микропроцессор характеризуется в основном параметрами, определяющими его производительность. Напряжение питания и конструктивное исполнение процессоров оказывают незначительное влияние на области их применения. Снижение уровня напряжения питания и вместе с этим уровня логической единицы потребовалось для уменьшения потребляемой кристаллом мощности, которая для микросхем, построенных по КМОП технологии, практически линейно зависит от тактовой частоты. Напряжение на процессоре и на шинах ввода-вывода может различаться. Например, у Pentium MMX напряжение на процессоре 2,8 В и 3,3 В на выходных шинах.

Производительность микропроцессора определяется разрядностью внутренней и внешней шины данных, тактовой частотой, объемом адресуемой памяти, наличием и размерами внутренней кэш-памяти первого и второго уровня, наличием внутреннего сопроцессора.

Разрядность внутренней и внешней шины данных обычно одинакова. Уменьшение вдвое разрядности внешней шины по сравнению с разрядностью внутренней шины снижает производительность микропроцессора. Однако это обстоятельство в значительной мере компенсируется меньшей стоимостью, как процессора, так и печатной платы ЭВМ, а также совместимостью с существующими на момент создания микропроцессора малоразрядными внешними устройствами. Разрядность шины данных кратна восьми и может иметь значения: 8, 16, 32, 64.

Тактовая частота задается кварцем, расположенным на материнской плате. Он определяет скорость работы набора микросхем (chipset), входящих в состав компьютера. Внутренняя тактовая частота современных микропроцессоров в несколько раз выше тактовой частоты кварца. Это позволяет снизить требования к chipset и к конструкции печатной платы.

Объем адресуемой памяти определяется разрядностью шины адреса. Первые микропроцессоры имели 16-ти разрядную шину адреса и могли адресовать 64 килобайта памяти. Микропроцессоры, используемые в IBM PC совместимых компьютерах, по мере своего совершенствования, могут работать с памятью объемом 1 мегабайт (20 разрядов шины адреса), 16 мегабайт (24 разряда) и 4 гигабайта (32 разряда).

Внутренняя кэш-память превращает процессор в быстродействующую однокристальную ЭВМ. Если размеры выполняемой программы и обрабатываемых данных не превышают объема внутренней кэш-памяти, процессору нет необходимости обращаться к относительно медленной оперативной памяти, расположенной на материнской плате. С целью удешевления в микропроцессоре Pentium II кэш-память второго уровня расположена на отдельном кристалле и работает на вдвое меньшей частоте. Но эта частота выше внешней тактовой частоты за счет двойной независимой шины DIB (Dual Independent Bus). DIB состоит из двух шин: шины между процессором и кэш-памятью второго уровня и системной шины между процессором и основной памятью компьютера. Эти шины независимо работают на разных частотах, что повышает эффективность использования кэш-памяти. Следует учитывать, что в микропроцессорах Pentium кэш-память первого уровня разделена пополам на память программ и память данных, то есть в Pentium II при объеме кэш-памяти первого уровня 32 килобайта наиболее быстро обрабатываются программы размерам менее 16 килобайт.

Внутренний сопроцессор выполняет операции на частоте процессора, что увеличивает его производительность, которая при выполнении операций с плавающей запятой и так высока за счет внутренней 80-разрядной шины данных. Следует отметить, что сопроцессор не управляет компьютером, а ждет команды процессора на выполнение арифметических операций и формирование результатов. Начиная с Intel 80486DX, сопроцессор интегрирован в кристалл микропроцессора.

Конструктивно микропроцессор выполняется в виде большой интегральной микросхемы (CPU), либо платы (CPU card). На материнской плате микросхема (CPU) устанавливается в специальную панель (Socket), а плата (CPU card) в разъем (Slot). Требования к форме соединителя в справочных данных на микропроцессор называют форм-фактором. На новых материнских платах корпус CPU извлекается из панели с помощью специального рычажка без особых усилий. Такая панель называется ZIF (Zero Insertion Force). Цифра в названии панели или разъема определяет их конструктивные особенности.