Главная страница | Контакты | Случайная страница Автомобили Астрономия Биология География Дом и сад Другие языки Другое Информатика История Культура Литература Логика Математика Медицина Металлургия Механика Образование Охрана труда Педагогика Политика Право Психология Религия Риторика Социология Спорт Строительство Технология Туризм Физика Философия Финансы Химия Черчение Экология Экономика Электроника

Oперативные БИС ЗУ

Входные схемы построены по классической схеме ТТЛ‑вентилей (рис. 5.3, а), где собственно входы представляют собой эмиттеры многоэмиттерного транзистора VT1 с резистором R в цепи базы. Коллектор такого транзистора непосредственно подключен ко входу (базе) ключевого транзистора VT2.Далее схема построена по принципу ТТЛ‑вентиля со сложным выходом и работает непосредственно на схемы дешифрации строк или столбцов, схему управления запись — считывание и тому подобное.

Накопитель БИС ОЗУ (рис. 5.3, б) представляет собой матрицу триггерных элементов на основе таких же стандартных ТТЛ-вентилей. При этом считывание и запись информации выполняется либо через дополнительные эмиттеры ключевых транзисторов VT1, VT2 (см.рис. 5.3, б), либо через внешние диоды, подключенные к коллекторам этих ключевых транзисторов (на рисунке не показаны). Вентильные свойства таких элементов обеспечивают надежную развязку запоминающего триггера от разрядных шин (РШ1 и РШ0) в отсутствие сигнала выборки, поступающего по общей шине всех триггеров выбранной строки.

Выходные схемы выполняются либо по типу ТТЛ‑вентиля со сложной нагрузкой в виде нагрузочного транзистора VT2 (рис. 5.3, в), либо с открытым коллектором (рис. 5.3, г), позволяющим наилучшим образом осуществить объединение по общей шине БИС ЗУ, входящих в систему.

Таким образом, отдельные типы БИС ЗУ на основе ТТЛ‑технологии могут иметь выходные каскады с тремя состояниями или с открытым коллектором.

а –входная схема; б –элемент памяти; в –выходная схема;

г –выходная схема с открытым коллектором

Наиболее распространенной и малогабаритной является ячейка памяти, изготовленная по n‑ МОП‑технологии. В ней для хранения информации используются схемы из n‑ МОП‑транзисторов с перекрестным соединением, причем каждая элементарная ячейка состоит из четырех таких транзисторов (рис. 5.4).

Данные хранятся в виде положительных зарядов на затворах транзисторов либо VT3, либо VT4, что и приводит к отпиранию соответствующего МОП‑транзистора. Транзисторы VT1 и VT2 имеют повышенное сопротивление по сравнению с обычным МОП‑транзистором и используются в схеме как нагрузки.

Рис. 5.4. Базовая ячейка микросхемы памяти, представляющая собой триггер из двух инвертирующих n -МОП-ключей

Предположим, что транзистор VT3 открыт, то есть на его затворе сохраняется положительный заряд. Через поддерживаемый в открытом состоянии транзистор VT2ток может протекать к земле. В связи с этим потенциал на входе 1 близок к нулю. (Действительное его значение зависит от состояния сопротивлений проводящих транзисторов VT2 и VT3). Следовательно, потенциал затвора транзистора VT4 нулевой или близок к нулю, и, таким образом, транзистор VT1заперт. Заряд на затворе транзистора VT3 поддерживается транзистором VT2 путем возмещения той части заряда, которая могла бы стечь. Поэтому ячейка памяти остается в том же логическом состоянии до момента, пока оно не сменится в результате новой записи. Все это остается в силе и в случае, когда транзистор VT4 открыт, а VT3 заперт.

Другой распространенный тип ячейки ОЗУ — это ячейка динамического ОЗУ, в которой данные хранятся в виде зарядов конденсатора. На рис. 5.5 приведена схема ячейки динамической памяти на четырех n -МОП транзисторах.

Полевой транзистор VT4 является общим для всех ячеек памяти столбца матрицы и служит для предварительной зарядки конденсатора СG.Чтобы иметь возможность считать информацию из ячейки, конденсатор СG сначала предварительно заряжается до напряжения, очень близкого к U+, через транзистор VT4, затвор которого подсоединен к линии передачи сигнала СЕ. На линии считывания, общей для ячеек строки матрицы, должен присутствовать положительный потенциал U+,открывающий транзистор VT3.

Рис. 5.5. Ячейка динамической памяти на n -МОП‑транзисторах

Если потенциал заряда, хранимого на конденсаторе СG, соответствует логической 1 (т. е. очень близок кU+ ), транзистор VT2открывается, и конденсатор СGразряжается через транзисторы VT3 и VT2на землю. Однако если напряжение на конденсаторе СGсоответствует логическому 0 (нулевое), транзистор VT2заперт, и поэтому конденсатор СGостается заряженным до напряженияU+. Следовательно, на линии считывания данных появляется обратный код хранимых данных.

Заметим, что состояние конденсатора СG остается неизменным в течение времени считывания. Данные могут считываться из СGв обратном коде в выходной регистр или пересылаться в шину данных через соответствующий буфер. Чтобы записать информацию в ячейку памяти, необходимо подать положительный потенциал на линию выбора строки записи вместо линии выбора строки считывания (часто организуется единственный, объединенный вход чтение-запись).

Положительный потенциал, появившийся в линии выбора строки записи (являющейся общей для ячеек строки матрицы), открывает транзистор VT1 в каждой ячейке строки, который передает напряжение, присутствующее в линии записи данных выбранного столбца, одному из конденсаторов СG выбранной ячейки памяти.

Сигналы выбора строки считывания и выбора строки записи для каждой строки матрицы могут быть получены путем объединения сигналов считывания и записи по схеме и с соответствующими сигналами выбора строки, формируемыми дешифратором строки.

Хотя считывание само по себе не разрушает записанную информацию, заряды на конденсаторах СGуменьшаются со временем из-за утечки. Поэтому величину зарядов приходится поддерживать с помощью специальной восстанавливающей схемы, которая время от времени считывает содержимое ячеек и производит повторную запись в них.