Главная страница | Контакты | Случайная страница Автомобили Астрономия Биология География Дом и сад Другие языки Другое Информатика История Культура Литература Логика Математика Медицина Металлургия Механика Образование Охрана труда Педагогика Политика Право Психология Религия Риторика Социология Спорт Строительство Технология Туризм Физика Философия Финансы Химия Черчение Экология Экономика Электроника

PAREND;

PARBEGIN

S:=S+b; n:=n+2;

PAREND;

END.

Диаграмма потока данных, иллюстрирующая работу параллельного алгоритма, приведена на рис. 3.

Рисунок 3. Диаграмма потока данных.

Для реализации всех возможностей параллельного программирования создаются приспособленные для этих целей вычислительные системы (средства). Таковыми являются транспьютеры и мультитранспьютерные системы.

Транспьютер - микропроцессор, приспособленный для работы в составе многопроцессорных вычислительных систем. Другими словами, это сверхбольшая интегральная схема, содержащая основные компоненты компьютера: процессор, локальную память, интерфейсы с другими компонентами вычислительной системы. Транспьютер - комбинация начала слова "транзистор" с концом слова "компьютер": компьютер размером с транзистор.

Транспьютер отвечает требованиям сравнительно лёгкого построения многопроцессорной вычислительной системы (МПВС), так как является универсальным процессором со стандартными портами, реализованным на одном кристалле вместе с памятью. Процессор Р, локальная память М взаимодействуют через шину с другими компонентами системы через параллельный IOS и последовательный IOP порты (рис. 4).

Наиболее известная фирма, производящая транспьютеры - Inmos (Великобритания): 32 разряда, производительность 10 Mips, 4 порта со скоростью обмена 10 Мбит/с [7].

В настоящее время уже созданы мультитранспьютерные системы - многопроцессорные ВС, в которых в качестве процессоров применяются транспьютеры.

Рисунок 4. Схема транспьютера.

Для реализации параллельных вычислений могут применяться систолические процессоры. Они состоят из большого числа процессорных элементов. Для них характерно наличие нескольких потоков данных в двух и более направлениях. Данные поступают в массив процессорных элементов из общей памяти. В массиве данные перемещаются толчками - "систолами". Промежуточных обращений к памяти нет (рис. 5) [7].

Операции выполняются в местах встречи перемещающихся данных. Результаты этих операций передаются от одного процессорного элемента к другому, как и в обычных конвейерах, пока не будет достигнут край массива, что и является получением готового результата, который отсылается в общую память. Систолические процессоры удобны для реализации в СБИС, поскольку большинство связей в них имеет локальный характер - от соседа к соседу, что ведёт к уменьшению длины соединений, числа пересечений проводников и числа внешних выводов.

Рассмотрим систолический процессор, предназначенный для выполнения операции умножения матрицы А на вектор Х: С = А * Х,

размер матрицы [3х5], вектора - [5х1], схема умножения показана на рис. 5, где Э_N - процессорный элемент, выполняющий операции:

1.умножения чисел Х_j, поступающих по верхней горизонтальной шине Х слева, на число a_i,j, поступающего по вертикальной шине снизу;

2.сложения получившегося произведения с числом, поступающим по нижней горизонтальной шине справа.

Перемещение по шинам в каждом такте происходит на один разряд. Так, в такте 1 по верхней шине подаётся сомножитель х₁, в такте 3 - сомножитель х₂, в такте 5 - сомножитель х₃, а сомножитель х₁ в такте 5 появляется на входе Э₅, где образуется слагаемое х₁а₁₁. В других процессорных элементах в этих тактах слагаемые равны 0, так как по шинам снизу поступают а_i,j=0. В такте 6 параллельно выполняются следующие действия: во-первых, х₁ в элементе Э₆ умножается на а₂₁, во-вторых, х₂ в элементе Э₄ умножается на а₁₂ и складывается с поступившим слева числом х₁а₁₁ и т.д. В итоге на такте 10 на выходе Э₁ появится с₁=х₁а₁₁+х₂а₁₂+х₃а₁₃+х₄а₁₄+х₅а₁₅, в такте 12 - с₂ и такте 14 - с₃, т.е. полностью новый вектор С.