Студопедия  
Главная страница | Контакты | Случайная страница

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Задания для расчетно-графических работ по дисциплине “Схемотехника” на 2013 г.

Читайте также:
  1. D триггеры, работающие по фронту.
  2. D. Требования к структуре и оформлению курсовой работы.
  3. E. Порядок защиты курсовой работы.
  4. I ОРГАНИЗАЦИОННО-МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ВЫПОЛНЕНИЮ КУРСОВОЙ РАБОТЫ
  5. I Принцип работы клавиатур
  6. I. ОБЩИЕ ПОЛОЖЕНИЯ ПО ВЫПОЛНЕНИЮ КОНТРОЛЬНОЙ РАБОТЫ
  7. I. Общие рекомендациик написанию курсовой работы
  8. I. Основные задачи и направления работы библиотеки
  9. I. ОСНОВНЫЕ ПОЛОЖЕНИЯ. РУКОВОДСТВО ПОДГОТОВКОЙ И НАПИСАНИЕМ КУРСОВОЙ РАБОТЫ
  10. I. Теоретическая часть лабораторной работы

Описание принципа работы:

Резисторы R1 и Rэ и переход транзистора эмиттер-база соединены последовательно с источником питания. Увеличение температуры служит причиной увеличения коллекторного тока. Ток эмиттера также увеличивается, увеличивая падение напряжения на резисторе Rэ и уменьшая падение напряжения на резисторе R1. Ток базы уменьшается, что уменьшает как ток коллектора, так и ток эмиттера. Поскольку сигнал обратной связи создается на эмиттере транзистора, эта цепь называется цепью эмиттерной обратной связи. В цепи этого типа происходит уменьшение общего усиления цепи, связанное с тем, что входной сигнал переменного тока появляется как на резисторе Rк, так и на резисторе Rэ и на транзисторе. При подсоединении конденсатора параллельно резистору Rэ сигнал переменного тока обходит резистор Rэ, так как сопротивление конденсатора существенно меньше Rэ Этот конденсатор часто называют блокировочным конденсатором. Блокировочный конденсатор устраняет любые быстрые изменения напряжения на резисторе RЭ, благодаря тому, что он обладает низким импедансом для переменного тока. Блокировочный конденсатор удерживает напряжение на резисторе RЭ неизменным, в то же самое время не мешая работе цепи обратной связи, обеспечиваемой Rэ.

VTпок включен по схеме с общим эмиттером. При таком включении показатели входного и выходного сопротивление, усиления по напряжению, усиления по току – средние. Усиление по мощности большое. Заметим, что схема с общим эмиттером обеспечивает изменение фазы выходного сигнала на 180° по отношению к фазе входного.

Транзисторы VT1 и VT3 соединены последовательно, эмиттерами друг к другу. Для предотвращения искажений типа «ступенька», между базами VT1, VT3, фазоинверсного каскада включены диоды VD1…, благодаря чему на базах транзисторов образуется напряжение смещения. Когда на каждый транзистор подается напряжение смещения в прямом направлении, между его базой и эмиттером возникает напряжение 0,5-0,6(для пары диодов) вольт или 1,0-1,2 вольт между двумя базами. Два диода помогают поддерживать разность потенциалов 1,2 вольт постоянной.

На рисунке изображена цепь, использующая два(VT2 и VT4) п-р-п транзистора в качестве мощного выходного транзистора. Мощные транзисторы раскачиваются двумя транзисторами п-р-п и р-п-р меньшей мощности. Верхний набор(VT1-2) транзисторов образует схему Дарлингтона. Нижний набор(VT3-4) Транзисторов использует транзисторы п-р-п и р-п-р. Работая как одно устройство, они соответствуют р-п-р транзистору. Усилитель этого типа называется квазикомплементарным усилителем.

Напряжение в средней точке (верхний вывод конденсатора С) будет равно Ек. Его устанавливают подбором резисторов Rк, R1.

Сс и С разделительный конденсатор, фильтрует постоянную составляющую.

Rн сопротивление нагрузки.

Сигнал на VTпок усиливается и разворачивается по фазе на 180° На VT1 и VT3 фаза опять разворачивается на 180°. На выходе усилителя сигнал в исходной фазе.

С VT2 через С получаем усиленную положительную полуволну выходного сигнала.

С VT4 через С получаем усиленную отрицательную полуволну выходного сигнала.

Использование пар VT1 + VT2 и VT3 + VT4 дает такие преимущества этим каскадам: большое входное сопротивление и большой Ку, при меньшей стоимости.

 

 

Дано:

Выходная мощность оконечного каскада Р2=0,15 Вт

Сопротивление нагрузки Rн=10 Ом

Нижняя граничная частота усиления Fн=50 Гц

VT2(VT4) – КТ815 (мощные транзисторы верхнего и нижнего плеча одного типа проводимости)

Номер характеристик – 7, 8

VT1(VT4) – КТ503, КТ502 (мощные транзисторы разного типа проводимости, т.е. комплементарные пары)

Номер характеристик – 14, 15

 

 

В связи с тем, что оконечный каскад работает в режиме большого сигнала, для его расчета применяется графо-аналитический метод с использованием выходных и входных характеристик транзисторов КТ815 и КТ 503, КТ502.

 

Задания для расчетно-графических работ по дисциплине “Схемотехника” на 2013 г.

Вариант данных индивидуального задания по РГР-1 и РГР-2 для отдельного студента выбирается из таблицы 1 соответственно нумерации в списке у старосты группы.

Продемонстрировать результаты работы полученных схем и подготовить отчет (отдельно по каждой РГР) с описанием всех этапов разработки и с соответствующей иллюстрацией.

 

Т а б л и ц а 1

X3X2X1X0 Варианты
                                           
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             
                                             

РГР-1 (срок сдачи – 4-неделя)

Разработать схемы таблично заданного комбинационного устройства:

- на основе элементов И, ИЛИ, НЕ, получив минимизированное логическое выражение с помощью карты Карно;

- на основе элементов И-НЕ с применением при необходимости их многовходовых (более двух) вариантов.

РГР-2 (срок сдачи – 7-неделя)

Разработать схемы таблично заданного комбинационного устройства:

- на основе дешифраторов с восемью выходами (микросхемы 74138);

- на основе мультиплексора с восемью информационными входами (микросхемы 74151);

- на основе мультиплексора с четырьмя информационными входами (микросхемы 74153).

РГР-3 (срок сдачи – 13-неделя)

Вариант данных индивидуального задания по РГР-1 и РГР-2 для отдельного студента выбирается из таблицы 1 соответственно нумерации в списке у старосты группы.

Вариант индивидуального задания по РГР-3 для отдельного студента выбирается из предложенного списка тем соответственно нумерации в списке студентов у старосты группыс соответствующей отметкой номера выбранного варианта у старосты группы (для передачи преподавателю).

Продемонстрировать результаты работы полученных схем и подготовить отчет с описанием всех этапов разработки и с соответствующей иллюстрацией проведенных исследований и результатов работы разработанных устройств.

Устройства должны быть разработаны и продемонстрированы в системе моделирования Electronics Workbench Pro.

Работы, реализованные в системе моделирования Multisim будут поощряться бонусом.

 

1 Разработать устройство ввода информации от шестнадцати клавиш на основе приоритетных шифраторов с сохранением введенной информации в последовательных ячейках RAM с размерностью 16х4 и с возможностью установки адреса начальной ячейки (для записи и считывания информации). Устройство снабдить возможностью отображения вводимых и выводимых данных.

2 Разработать устройство ввода информации от шестнадцати клавиш на основе мультиплексора с сохранением введенной информации в последовательных ячейках RAM с размерностью 16х4 и с возможностью установки адреса начальной ячейки (для записи и считывания информации). Устройство снабдить возможностью отображения вводимых и выводимых данных.

3 Разработать четырехразрядный накапливающий сумматор с возможностью отображения вводимых операндов и результата суммирования. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика.

4 Разработать четырехразрядный сумматор для последовательных операндов с возможностью отображения вводимых операндов и результата суммирования. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика.

5 Разработать четырехразрядный параллельный сумматор с параллельным переносом. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения вводимых операндов и результата суммирования.

6 Разработать суммирующе-вычитающее устройство для четырехразрядных данных (двоичных чисел) с возможностью отображения вводимых данных и результата операции. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика.

7 Разработать устройство матричного умножителя четырехразрядных данных (двоичных чисел) с возможностью отображения вводимых данных и результата операции. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика.

8 Разработать устройство умножителя четырехразрядных данных (двоичных чисел) на основе ROM и с возможностью отображения вводимых данных и результата операции. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика.

9 Разработать устройство параллельной передачи четырехразрядных данных (двоичных чисел) между несколькими портами с помощью элементов с тремя состояними. В качестве источника вводимых во входные порты данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения данных во входных и выходных портах, а также адресов входных и выходных портов, участвующих в передаче данных.

10 Разработать устройство параллельной передачи четырехразрядных данных (двоичных чисел) между несколькими портами с помощью мультиплексоров и демультиплексоров. В качестве источника вводимых во входные порты данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения данных во входных и выходных портах, а также адресов входных и выходных портов, участвующих в передаче данных.

11 Разработать стековую память (STACK) с размерностью 16х4, т.е. устройство памяти, запись в которую осуществляется с предекрементной адресацией, а считывание с него – с постинкрементной адресацией. Для назначения первоначального значения указателя стека и в качестве записываемых в память данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения вводимых и выводимых данных, а также содержимого указателя стека.

12 Разработать контроллер прямого доступа к памяти (DMA, Direct Memory Access) с размерностью 16х4, т.е. устройство памяти, для записи в которую пакета данных или считывания записанной информации необходимо предварительно определить начальный адрес ячейки памяти (для записи или считывания) и количество слов (записываемых или считываемых). Для назначения этих данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения вводимых и выводимых данных, а также содержимого указателей адреса начальной, текущей ячеек памяти и количества слов.

13 Разработать контроллер прямого доступа к памяти (DMA, Direct Memory Access) с размерностью 16х4, т.е. устройство памяти, для записи в которую пакета данных или считывания записанной информации необходимо предварительно определить начальный и конечный адреса ячеек памяти (для записи или считывания). Для назначения этих данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения вводимых и выводимых данных, а также содержимого указателей адреса начальной, конечной и текущей ячеек памяти.

14 Разработать устройство последовательной передачи четырехразрядных данных (двоичных чисел) между двумя портами с помощью мультиплексора и с организацией работы устройства в автоматическом режиме, т.е. с завершением полного цикла передачи с помощью только одного управляющего сигнала (сигнала разрешения передачи). В качестве источника вводимых во входной порт данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения данных в соответствующих портах и этапов осуществления процесса передачи.

15 Разработать устройство последовательной передачи четырехразрядных данных (двоичных чисел) между двумя портами с помощью элементов с тремя состояними и с организацией работы устройства в автоматическом режиме, т.е. с завершением полного цикла передачи с помощью только одного управляющего сигнала (сигнала разрешения передачи). В качестве источника вводимых во входной порт данных использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения данных в соответствующих портах и этапов осуществления процесса передачи.

16 Разработать устройство параллельной передачи четырехразрядных данных (двоичных чисел) с выявлением одиночной ошибки по мажоритарному принципу. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика. Устройство должно обладать возможностью искусственного внесения ошибки в канал передачи и отображения информации на всех участках канала передачи.

17 Разработать устройство параллельной передачи четырехразрядных данных (двоичных чисел) с выявлением одиночной ошибки с применением контроля по модулю два. В качестве источника вводимых операндов использовать динамический генератор чисел в виде счетчика. Устройство должно обладать возможностью искусственного внесения ошибки в канал передачи и отображения информации на всех участках канала передачи.

18 Разработать четырехразрядный счетчик на основе JK-триггеров и логических элементов, работающий в двух режимах – как двоичный счетчик и как счетчик в коде Грея. Устройство снабдить возможностью отображения данных во всех этапах осуществляемых преобразований и передачи.

19 Разработать четырехразрядный счетчик на основе D-триггеров c мультиплексным управлением, работающий в двух режимах – как двоичный счетчик и как счетчик в коде Грея. Устройство снабдить возможностью отображения данных во всех этапах осуществляемых преобразований и передачи.

20 Разработать четырехразрядный счетчик по структуре с кодированием типа “1 из N”, работающий в двух режимах – как двоичный счетчик и как счетчик в коде Грея. Устройство снабдить возможностью отображения данных во всех этапах осуществляемых преобразований и передачи.

21 Разработать четырехразрядный реверсивный счетчик на основе триггеров и с возможностью предустановки начального значения и изменения модуля счета. В качестве источника вводимых данных для предустановки и модуля счета использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения данных во всех этапах осуществляемых преобразований.

22 Разработать четырехразрядный универсальный регистр на основе триггеров. В качестве источника вводимых данных для параллельной загрузки использовать динамический генератор чисел в виде счетчика. Устройство снабдить возможностью отображения данных во всех этапах осуществляемых преобразований.

 

 




Дата добавления: 2014-12-19; просмотров: 48 | Поможем написать вашу работу | Нарушение авторских прав




lektsii.net - Лекции.Нет - 2014-2024 год. (0.011 сек.) Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав