FPGA явились развитием архитектуры канальных БМК. В их внутр. обл. расположено мн-во регулярно располож. лог. блоков, м/у кот. проходят трассировочные каналы, а на периферии кристалла располож. ячейки другого типа – блоки ввода/вывода. Благодаря наличию програм-мых матриц соединений FPGA относят к полностью готовым, кот. могут полностью програм-ся польз-лем.
Конфигурация схемы, формируемая на кристалле, задается сост. ключей. В каждом лог. блоке есть переключатели (мультиплексоры), программируя кот., можно изменять вып-мые ф-ции.
Стр-ра: Центр. часть кристалла занимает матр. конфиг-мых лог. блоков (CLB), объед-ых с помощ. матр. каналов соединений (RC). Характерными для FPGA -архитектур явл. эл-ты ввода/вывода (IOB), позволяющие реализ. двунаправленный ввод/вывод, третье состояние. По углам кристалла располож. вспомогат. блоки – внутр. генератор (OSC), схема инициализации (SU) и т.д.
CPLD сост. из програм-мой матр. соед. (ПМС), лог. блоков (ЛБ), имеющих архитектуру ПМЛ. Такие ЛБ содерж. макроячейки, каждая из котю вкл. Програм-мые матр. ЛЭ И, фиксир. матр. ИЛИ и других эл-тов. На периферии кристалла располож. блоки ввода/вывода (БВВ), осущ-ие прием и передачу сигналов м/у кристаллом микросхемы и контактными площадками. CPLD представляет собой объед. неск. ПМЛ в единое устр-во средствами програм-мой коммутационной матр. Контроллеры интерфейсов JTAG и ISP предназнач. для конфигурирования и тестирования создаваемых структур.
CPLD отлич. от FPGA: она явл. не сегментированной, а непрерыв. сист. связей и обеспеч. возможность коммутации ЛБ др. с др., подачи на требуемые входы ЛБ сигналов от различ. источников: сигналов ОС, вход. и выход. сигналов и т.д.
Схема: матр. содержит набор пересек. вертик. и горизонт. линий связи. На пересеч. вертик. входных линий и горизонт. линий имеются програм-мые точки связи. Замкнув одну из точек, можно подключить вход к соотв. выходу. Любой вход ЛБ м.б. подключ. к любому выходу, а каждый из выходов м.б. подключен ко многим входам, т.е. обеспеч. полная коммутируемость блоков. Сигнал с вход. линий на выход. передается ч/з двухвходовые схемы И.
ЛБ осущ. вычисление лог. ф-ций и хранят получ. Рез-т в триггерах. С помощ. ЛБ можно реализ. как комбинац., так и последовательностные лог. схемы.
Блоки ввода/вывода обеспеч. возможность гибкого управл. выходными буферами и позвол. организовывать режимы работы с вых. с открытым коллектором и с тремя состояниями.
на CPLD удобно строить относит. несложные устр-ва высокого быстродействия, в кот. не треб. реализация сложных выч. алгоритмов.
Матрица содержит набор пересекающихся вертикальных и горизонтальных линий связи. На пересечении вертикальных входных линий и горизонтальных линий имеются программируемые точки связи. Замкнув одну из точек, можно подключить вход к соответствующему выходу. Любой вход ЛБ может быть подключен к любому выводу, а каждый из выводов может быть подключен ко многим входам, т.е. обеспечивается полная коммутируемость блоков. Сигнал с входных линий на выходные передается через двухвходовые схемы И.
Логические блоки осуществляют вычисление логических функций и хранят полученный результат в триггерах. С помощью логических блоков можно реализовать как комбинационные, так и последовательностные логические схемы.
Блоки ввода/вывода обеспечивают возможность гибкого управления выходными буферами и позволяют организовывать режимы работы с выхода с открытым коллектором и с тремя состояниями.
Конфигурация CPLD осуществляется чтением данных конфигурации, расположенных в памяти типа EEPROM или Flash. Эта память, как правило, расположена на самом кристалле CPLD. Содержимое памяти конфигурации обычно защищается битом секретности, сбросить который можно только при стирании всего содержимого памяти конфигурации.
CPLD относятся к классу устройств высшего уровня сложности, однако они более простые по сравнению с FPGA. На них удобно строить относительно несложные устройства высокого быстродействия, в которых не требуется реализация сложных вычислительных алгоритмов. В качестве примеров можно назвать интерфейсные схемы или управляющие автоматы.
Существуют ПЛИС типа FLEX, занимающие промежуточное положение между CPLD и FPGA. Их архитектура содержит элементы как одного, так и другого типа ПЛИС. FLEX содержат табличные логические модули на основе программируемых ПЗУ (LUT), а сами логические блоки располагаются в виде матрицы, при этом трассировочные каналы проходят горизонтально и вертикально между ЛБ. Эти признаки характерны для FPGA. В то же время межсоединения выполняются не на основе сегментов, коммутируемых с помощью программируемых ключей, а на основе программируемых матриц связи, что характерно для CPLD.
Дата добавления: 2015-09-12; просмотров: 64 | Поможем написать вашу работу | Нарушение авторских прав |