|
Читайте также: |
СчАК (счетчик адреса команды) – содержит адрес следующей команды исполняемой программы.
УА (Управляющий автомат) – дешифрирует текущую команду поступившую через шиноформирователь 3 (BD3) с шины данных и разворачивает ее исполнение в последовательность шагов (микрокоманд).
РгК – регистр команд.
Каждая микрокоманда оперирует максимум 2-я операндами, помещаемых в регист А (РгА) и регистр B (РгВ). АЛУ производит действие формируя результат в регистр результата (РгР) и флаги.
21. Основные характеристики процессоров. Эволюция процессоров.
Основные характеристики процессора:
1) Быстродействие – количество операций в секунду (MIPS). Зависит от количества тактов затрачиваемых на 1 машинный цикл.
2) Тактовая частота – количество тактов в секунду (Гц).
3) Частота системной шины (фронтальная шина)
4) Разрядность (шины адреса и шины данных).
5) Объем адресуемой памяти.
22. Различные варианты микроархитектуры процессора: CISC, RISC, MISC, VLIW.
CISC – (Complex Instruction Set Compution) вычисления со сложным набором команд.
RISC – х86 (Reduced Instruction Set Compution) – сокращенный набор команд. Характеризуется наличием команд фиксированной длины, наличием большого количества регистров, операций типа регистр-регистр, а так же отсутствием косвенной адресации. Упрощение набора команд призвано сократить конвейер, что позволяет избежать задержек на операции условных и безусловных переходов. Однородный набор регистров упрощает работу компилятора при оптимизации исполняемого кода.
MISC – (Minimum Instruction Set Compution) – с минимальным набором команд. Основана на стековой вычислительной модели. Число команд минимально.
VLIW (Very Lang instruction word) – архитектура с командами сверх большой длины. С явно выраженным параллелизмом вычислений уже заложенных в систему команд процессора. Компилятор пытается объединить команды которые могут выполняться параллельно в пакеты те в так называемую сверх длинную команду (от 256 до 1024 бит). Команда состоит из нескольких полей (по числу команд), каждое из которых описывает операцию для конкретного функционального блока. Похоже на статическую суперскалярную архитектуру (существует несколько конвейеров для исполнения) – распараллеливание на этапы компиляции, а не во время исполнения программы. Развитием этой архитектуры стала архитектура
EPIC (Explicitly parallel instruction comp) (другое название IA-64). Команды упакованы по 3 штуки в 128 битные пакеты. Очень сложно обеспечить совместимость. Проще чем использовать новую систему команд, нужно использовать расширения для возможность работы с 64.
23. Методы повышения производительности процессора.
Микроархитектура процессора (внутренняя реализация программной модели). Различные микроархитектурные реализации направлены на повышение быстродействия (производительности):
· применение RISC-ядра для исполнения микрокоманд
· конвейеризация выполнения инструкций
· распараллеливание выполнения инструкций (суперскалярный процессор – этот тот которые имеет более одного конвейера)
· предсказание переходов и на его основе спекулятивное исполнение
24. Программная модель процессора х86 (базовая архитектура IA-32).
Программная модель процессора включает его видимые свойства, такие как набор систем, режимы адресации, механизмы прерываний.
Программная модель включает
1) 8 32-ух (IA-32) разрядных регистров общего назначения и 16 64-ех регистров общего назначения для процессоров 64-разрядными расширениями (х86-64).
2) CS, SS, ds, es, fs, gs 16-разр. 6 Сегментных регистров.
3) Регистр состояния R FLAGS
4) Регистр указателя команд RIP (32 либо 64 разрядный)
Помимо перечисленных пользовательских регистров доступных прикладным программам процессоры имеют ряд системных регистров, это системные адресные регистры, управляющие регистры, регистры отладки и тестирования. Их набор зависит от конкретной модели процессора, а доступ к ним привилегирован.
Операнды могут поступать в процессор вместе с командой, из регистра процессора, из памяти.
НЗ ->РГ, П
РГ <-> РГ
П <->РГ
П <-> П (так нельзя)
П – память, РГ – регистр, НЗ – непосредственное значение.
Операнд может быть адресован следующими способами:
1. непосредственная адресация.
mov ax, 5h
2. Прямая абсолютная адресация. Значение операнда содержится в памяти эффективный адрес ячейки памяти содержится в самой команде.
mov ax, perem (perem <- адрес ячейки)
3. Прямая относительная адресация. Эффективный адрес формируется как сумма указателя команд и относительного адреса перехода.
4. Регистровая адресация. Значение операнда содержится в регистре.
mov ax, bx. (либо add ax, bx)
5. Косвенная адресация. Операнд находится в памяти. Используется чаще всего для доступ к элементу массива. Эффективный адрес формируется как сумма 3-ех составляющих (BASE, INDEX, DISPLACEMENT). В качестве BASE выступает содержимое регистра общего назначения (AX, BX, CX), смещение это число DISPLACEMENT.
Mov eax, [ecx] – косвенная базовая (регистровая)
Mov [di], al – косвенная индексная
Mov ax, [si+3h] – косвенная регистровая со смещением
Mov ax, array[bx] – косвенная регистровая со смещением
Mov [si][dx], ax – косвенная базовая индексная
Mov ax, array[si][dx] – косвенная базовая индексная со смещением
25. Понятия логического, линейного и физического адресов и способы их формирования
Различают 3 типа адреса (3 типа адресных пространства): логический, линейный, физический.
Логический – задается парой сегмент:[смещение]. Сегмент – это содержимое одного из сегментных регистров, смещение – это вычисленный эффективный адрес.
Линейный – получается из логического путем сложения сдвинутого на 4 разряда влево значения сегментного значения и смещения. В защищенном режиме большинство современных ОС выделяют программе 1 сегмент с 32-ух разрядным смещением в котором программа располагается так как будто это обычная машина с 32-ух разрядным линейным адресным пространством. В 64-ех разрядных приложениях сегментации нет вообще приложения оперируют только линейными виртуальными адресами.
Физический адрес сформированный из линейного блоком страничной трансляции адресов. В простейшем случае, при отключенном блоке страничной трансляции, те в реальном режиме работы процессора, физический адрес полностью совпадает с линейным.
26. Расширения базовой архитектуры: x87 (NPX), MMX и SSE.
Основные модули вводимые в состав процессора х86:
1. Модуль для работы с плавающей точкой FPU имеет расширение системы команд х87. Дополнительно в архитектуры введены регистры 80-ти битных FPRO0…FPR7, расположенных в стеке процессора. Команды имеют префикс F (например FADD). Данное расширение позволяет работать как с вещественными числами так и с целыми. Вещественные числа могут быть представлены в 3-ех форматах: одинарной точности (4 байта); двойной точности (8 байт); расширенной точности (10 байт).
2. Модуль MMX (multimedia extraction). Для работы с мульти-медиа и 3D графикой, но только с целочисленными данными. Добавлены регистры MMX0…MMX7 (хотя физически они не добавлены, а используются младшие 64 бит соответствующих регистров расширения x87). Команды MMX работают со следующими типами данных: упакованные байты (8 байт в 1-от 64-разрядном регистре), упакованные слова (четыре 16-разрядных слова), два упакованных двойных слова, одно учетверенное слово. Особенности использует арифметику с насыщением. Большинство инструкций содержит префикс P, так же содержат суффикс, (B, W, D, Q).
3. Модуль XMM – расширения SSE (Streaming SIMD Extension) – (SIMD - Single Instruction Multiply Dato). Аналогично MMX только для работы с плавающей точкой. Физически добавлены регистры 16 128-битных регистров. Команды этого расширения могут оперировать 4-мя парами чисел с плавающей точкой с одинарной точностью. Еще расширения 3DNow – MMX-AMD. AVX (Advanced Vectq Extension). Размер векторных регистров до 256 бит YMM0… YMM15. А существующие 128 битные инструкции используют младшую часть этих регистров. AES (advanced Encryption Standart) расширение введено для ускорения работы приложения использующие этот стандарт шифрования.
27. Чем вызвана необходимость построения системы памяти по иерархическому принципу?
Ключевой принцип построения памяти в ЭВМ – ее иерархическая организация. Необходимость построения памяти по такому принципу вызвана использованием в системе памяти с различными характеристиками (скорость доступа, скорость обмена).
28. Уровни иерархии памяти ПЭВМ. Характеристики запоминающих устройств.
Использование в системе памяти запоминающих устройств с различными характеристиками для обеспечения максимально эффективного решения задачи при минимальных затратах.
Дата добавления: 2015-09-10; просмотров: 122 | Поможем написать вашу работу | Нарушение авторских прав |